PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-289315

(43) Date of publication of application: 04.11.1997

(51)Int.CI.

H01L 29/78

H01L 21/336 H01L 21/265

(21)Application number: 08-100282

(71)Applicant: SONY CORP

(22) Date of filing:

22.04.1996


(72)Inventor: MATSUMOTO KOICHI


(54) SEMICONDUCTOR DEVICE MANUFACTURING METHOD


(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the junction capacitance between a source-drain layer and substrate by forming a photo resist pattern to be a mask for a large- inclination angle ion implantation and implanting ions, using a gate electrode and photo resist pattern as a high-angle ion implanting mask.

SOLUTION: An As ion implanting 16 is applied to a semiconductor substrate 11 to form an As ion layer 17, a largeinclination angle B ion implanting 18 is applied from the source and drain sides to form a B ion-implanted layer 32 which is formed only near a part of the substrate 11 below the side wall of a gate electrode part 2 since a photoresist pattern 31 and gate electrode part 2 form a mask for the large-inclination angle ion implanting 18. When a pocket diffused layer 32a is formed with a p-type impurity of B ions, an S region adjacent to the pocket diffused layer 32a and S adjacent to the substrate are







formed at the junction of the source-drain layer 22a. The diffused detect 32 has a higher concn. than that of the substrate 11 and the junction capacitance can be reduced.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The manufacture method of a semiconductor device characterized by providing the following of having the process which forms the diffusion layer for punch-through prevention with a large inclination ion implantation. The process which forms the gate electrode section which consists of the insulator layer on a gate oxide film, a gate electrode, and a gate electrode. The process which forms the photoresist pattern used as the ion-implantation mask at the time of the aforementioned large inclination ion implantation which adjoined the aforementioned gate electrode section. The process which carries out the ion implantation of the aforementioned photoresist pattern to the aforementioned gate electrode section as an ion-implantation mask at the time of the aforementioned large inclination ion implantation.

[Claim 2] The manufacture method of a semiconductor device according to claim 1 characterized by setting the interval L between the aforementioned gate electrode section side attachment wall and the aforementioned photoresist pattern side attachment wall, height H of the aforementioned photoresist pattern, and a relation with the pouring angle theta of a large inclination ion implantation to L**Hxtantheta.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[The technical field to which invention belongs] this invention relates to the manufacture method of a semiconductor device of having reduced the junction capacitance of the source drain layer of an MOS transistor, in more detail about the manufacture method of a semiconductor device.

[Description of the Prior Art] In recent years, as for the semiconductor device of an MOS transistor, detailed-ization progresses increasingly, and the gate electrode length of an MOS transistor is becoming below a half micron. If this gate electrode length becomes below a half micron, the so-called short channel effect will occur and the problem on various properties will arise. As one of the short channel effect of this, it is the problem to which the threshold voltage VTH falls as gate electrode length becomes short. As a method of suppressing the gate electrode length dependency of the threshold voltage VTH by this short channel effect, there is the method of forming the diffusion layer for punch-through prevention by the large inclination ion implantation and the so-called pocket diffusion layer. The MOS transistor which does not almost have the gate electrode length dependency of the threshold voltage VTH to the range with shorter gate electrode length can be formed by optimizing the angle of a large inclination ion implantation for this pocket diffusion layer formation, ion-implantation energy, and a dose. The threshold voltage VTH becomes large, so that gate electrode length will become short, if the range which does not almost have the gate electrode length dependency of the threshold voltage VTH will spread if a dose is incidentally made to increase when it sees only by the dose of a pocket diffusion layer, and a dose is made [many] not much, and the range which does not almost have the gate electrode length dependency of the threshold voltage VTH becomes narrow conversely.

[0003] The manufacture method of the conventional semiconductor device by the method of suppressing the gate electrode length dependency of the threshold voltage VTH using the above-mentioned pocket diffusion layer is explained with reference to drawing 2. First, as shown in drawing 2 (a), the gate oxide film 13 is formed in the semiconductor substrate 11 in which P well and N well (illustration ellipsis) of the LOCOS (Local Oxidation of Silicon) film 12 of an isolation field and the element section of N type MOS transistor section 1 grade were formed. It deposits with the insulator layer 15 on polysilicon contest film 14a which becomes the gate electrode 14 after that, tungsten silicide film 14b, and the gate electrode 14, patterning of these insulator layers 15, tungsten silicide film 14b, polysilicon contest film 14a, and the oxide film 13 is carried out, and the gate polar zone 2 is formed.

[0004] Next, As ion-implantation layer 17 used as LDD layer 17a which performs the As ion implantation 16 in the source drain section 3, and is later mentioned at an almost perpendicular angle to the 11th page of a semiconductor substrate is formed. Then, B ion-implantation layer 19 which performs the large inclination ion implantation 18 with the pouring angle leaned about about 30 degrees by B ion, and is set to pocket diffusion layer 19a mentioned later from the perpendicular direction of the 11th page of a semiconductor substrate is formed from a right and left of gate polar zone 2, i.e., the source of the source drain section 3, and drain side.

[0005] Next, as shown in drawing 2 (b), a CVD oxide film is deposited by CVD, etchback of the CVD oxide film by anisotropy plasma etching is carried out after that, and the sidewall oxide film 20 is formed in the side-attachment-wall section of the gate polar zone 2. Then, using As ion, the almost perpendicular As ion implantation 21 is performed to the 11th page of a semiconductor substrate, and As ion-implantation layer 22 used as source drain layer 22a later

mentioned in the source drain section 3 is formed.

[0006] Next, in order to activate each above-mentioned ion-implantation layer, heat treatment using the RTA (Rapid Thermal Annealing) method is performed. Diffusion layer for ** punch-through prevention and so-called pocket diffusion layer 19a is formed in the P type impurity of B ion which encloses source drain layer 22a with the LDD layer

16a section by the N type impurity of a layer structure, i.e., As ion, as shows each above-mentioned ion-implantation layer to drawing 2 (c), and this source drain layer 22a after this heat treatment. After this, although a drawing is omitted, deposition of a layer insulation film, formation of a contact hole, electrode wiring formation, passivation film deposition, pad **** dawn, etc. are performed, and a semiconductor device is produced.

[0007] However, the problem that the junction capacitance between the source drain layer 22 and the semiconductor substrate 11 increases the N type MOS transistor produced by the above manufacture methods since the high-concentration pocket diffusion layer 23 is inserted from the high impurity concentration of the semiconductor substrate 11 between source drain layer 21a and the semiconductor substrate 11 arises.

[0008]

[Problem(s) to be Solved by the Invention] this invention sets it as the purpose to solve the trouble in the manufacture method of the semiconductor device mentioned above. Namely, the technical problem of this invention aims at offering the manufacture method of the semiconductor device which mitigates the increase in a junction capacitance between the source drain layer by forming a pocket diffusion layer, and a semiconductor substrate.

[0009]

[Means for Solving the Problem] In the manufacture method of a semiconductor device of having the process which proposes the manufacture method of the semiconductor device of this invention in order to solve an above-mentioned technical problem, and forms the diffusion layer for punch-through prevention with a large inclination ion implantation. The process which forms the gate polar zone which consists of the insulator layer on a gate oxide film, a gate electrode, and a gate electrode, The process which forms the photoresist pattern used as the ion-implantation mask at the time of the large inclination ion implantation which adjoined the gate polar zone, It is characterized by having the process which carries out the ion implantation of the photoresist pattern to the gate polar zone as an ion-implantation mask at the time of a large inclination ion implantation.

[0010] According to this invention, the masking effect of the ion implantation according the pocket diffusion layer by large inclination ion-implantation to the gate polar zone and a photoresist pattern is used. By forming so that only the source with which the diffusion layer for punch-through prevention and the so-called pocket diffusion layer change in a LDD layer and a high-concentration source drain layer, and the portion which a drain counters may be surrounded The field where a pocket diffusion layer is not formed in a source drain layer field can be given holding the conventional effect of the threshold voltage reduction suppression by the short channel effect. Therefore, it becomes possible to make the increase in a junction capacitance between a source drain layer and a semiconductor substrate mitigate. [0011]

[Example] Hereafter, with reference to an accompanying drawing, it explains about the concrete example of this invention. In addition, the same reference mark shall be given to the component in drawing 2 referred to by explanation of the conventional technology, and the same component.

[0012] this example is an example which applied this invention to the manufacture method of a semiconductor device, and explains this with reference to drawing 1. First, as shown in drawing 1 (a), the gate oxide film 13 of about 10nm of thickness is formed in the semiconductor substrate 11 in which P wales and N wales (illustration ellipsis) of the element section of a semiconductor device, such as the LOCOS oxide film 12 of an isolation field and the N type MOS transistor sections 1a and 1b, were formed. For example, it considers as the gate electrode 14 after that, polysilicon contest film of about 100nm of thickness 14a and tungsten silicide film of about 100nm of thickness 14b are deposited, and the CVD oxide film 15 by CVD is further deposited about about 300nm of thickness as an insulator layer on the gate electrode 14 after that.

[0013] Next, patterning of the above-mentioned CVD oxide film 15, tungsten silicide film 14b, polysilicon contest film 14a. and the gate oxide film 13 is carried out using photolithography technology, and the gate polar zone 2 is formed. Then, a photoresist is applied and the photoresist pattern 31 used as the mask for large inclination ion implantations for forming pocket diffusion layer 32a which carries out patterning of this photoresist and mentions it later is formed. This photoresist pattern 31 is formed so that photoresist pattern 31 side attachment wall may detach only distance L from gate polar-zone 2 side attachment wall, and it is made for the following formula to be realized between the pouring angles theta of this distance L, height H of the photoresist pattern 31, and a large inclination ion implantation. The more exact approximation of L**Hxtantheta, in addition an upper formula turns into the following formula. L-w**Hxtantheta -- here, w is width of face of sidewall oxide-film 55 pars basilaris ossis occipitalis mentioned later In addition, usually it considers as the pouring angle obtained here from the optimal ion-implantation conditions of pocket diffusion layer formation that even shorter gate electrode length suppresses the gate electrode length dependency of the threshold voltage VTH by the short channel effect to simultaneously regularity as a pouring angle theta. Therefore, it is

necessary to lengthen distance L between photoresist pattern 31 side attachment wall and gate polar-zone 2 side attachment wall, so that than the above-mentioned formula and height [of the photoresist pattern 31] H, i.e., the application thickness of a photoresist, becomes thick.

[0014] Next, As ion is used, ion-implantation energy is about 25 keV(s), and a dose is abbreviation 5E13/cm2. It carries out, and the almost perpendicular As ion implantation 16 is performed to the semiconductor substrate 11, and As ion-implantation layer 17 used as LDD layer 17a mentioned later is formed. then, B ion -- using -- energy -- about 30 keV(s) and a dose -- about 5 -- E12/cm2 ** -- carrying out -- the large inclination ion implantation 18 -- about [for example, / the ion-implantation angle of about 45 degrees, and] -- it carries out from a source and drain side as -45 degrees, and B ion-implantation layer 32 is formed Since the photoresist pattern 31 and the gate polar zone 2 serve as a mask of the large inclination ion implantation 18 as shown in drawing 1 (a), this B ion-implantation layer 32 is formed only near the semiconductor substrate 11 section under gate polar-zone 2 side attachment wall.

[0015] Next, the CVD oxide film by CVD is deposited about 200nm of thickness like [as shown in drawing 1 (b), after removing the photoresist pattern 31] the conventional example, and etchback of the CVD oxide film is carried out by anisotropy plasma etching after that. Thereby, the sidewall oxide film 20 is formed in gate polar-zone 2 side attachment wall. Using As ion after that, ion-implantation energy is about 30 keV(s), and a dose is 5E15/cm2. It carries out, the almost perpendicular As ion implantation 21 is performed to the semiconductor substrate 11, and As ion-implantation layer 22 is formed.

[0016] Next, in order to activate each above-mentioned ion-implantation layer, about 20 secs of heat treatments using the RTA (Rapid Thermal Anneal) method are performed by about 1000 degreeC. After this heat treatment, the source drain layer 21 with the LDD layer 18a section by the N type impurity of a layer structure, i.e., As ion, as shows an ion-implantation layer to drawing 1 (c) is formed, and the diffusion layer for punch-through prevention by the P type impurity of B ion and so-called pocket diffusion layer 32a are formed. S1 which touches pocket diffusion layer 32a at the joint of source drain layer 22a with the LDD layer 18a section as shown in drawing 1 (c) after this heat treatment S2 which touches the field section and the semiconductor substrate 11 directly The field section is made. Since it is higher than the concentration of the semiconductor substrate 11, the concentration of the pocket diffusion layer 32a section is S1. The junction capacitance per unit area of the field section. Therefore, the junction capacitance of source drain layer 22a of N type MOS transistor 1 using pocket diffusion layer 32a decreases as compared with source drain layer 22a (refer to drawing 2) of conventional MOS transistor 1.

[0017] After this, although a drawing is omitted, deposition of a layer insulation film, formation of a contact hole, electrode wiring formation, passivation film deposition, pad **** dawn, etc. are performed, and a semiconductor device is produced.

[0018] In addition, although a drawing is omitted Also in the MOS transistor arrangement composition field to which two or more gate polar zone 2 is located in a line, and is arranged, and the drain of one MOS transistor serves as the source of other MOS transistors Interval L1 between the adjacent gate polar zone 2 stood in a line and arranged Height H1 of the gate polar zone 2 Between the pouring angles theta of the large inclination ion implantation 18 If there is a relation of H1 xtan theta<L1 <2H1 xtantheta, in such an MOS transistor arrangement composition field, the field in which a pocket diffusion layer is not formed will be made, and a junction capacitance will be mitigated.
[0019] In order to form the pocket diffusion layer 41 which is bigger concentration than the high impurity

concentration of the semiconductor substrate 11 section only in the portion which the source and the drain of the source drain section 3 counter according to [as mentioned above] manufacture for an N type MOS transistor, the junction capacitance between the source drain layer 22 and the semiconductor substrate 11 is reduced. Therefore, improvement in the speed and low-power-izing of a semiconductor device are attained.

[0020] In addition, the manufacture method of the semiconductor device mentioned above is the N type mentioned above for formation of the CMOS semiconductor device with which a P type MOS transistor can be formed by changing the impurity at the time of an ion implantation also to formation of a P type MOS transistor, and simultaneous formation of N type and the P type MOS transistor is carried out although formation of an N type MOS transistor was explained. If the formation process of a P type MOS transistor is added to the manufacturing process of an MOS transistor at any time, a CMOS semiconductor device can be formed.

[0021] As mentioned above, although the example explained this invention, this invention is not limited to this example at all. For example, as a gate electrode, although the polycide electrode of the poly SHIRIKO film and a tungsten silicide film was used, it is good also as a gate electrode using the polycide film using other refractory metals, the silicide film of a refractory metal, the polysilicon contest film, etc. In addition, process conditions can be suitably

changed within the limits of the technical thought of this invention. [0022]

[Effect of the Invention] The junction-capacitance reduction between the source drain layer of the MOS transistor in which the pocket diffusion layer was formed, and a semiconductor substrate is attained, therefore it becomes producible [improvement in the speed and the low-power-ized semiconductor device] so that clearly from the above explanation.

[Translation done.]

PAT-NO:

JP409289315A

DOCUMENT-IDENTIFIER: JP 09289315 A

TITLE:

SEMICONDUCTOR DEVICE MANUFACTURING

METHOD

PUBN-DATE:

November 4, 1997

INVENTOR-INFORMATION:

NAME

MATSUMOTO, KOICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SONY CORP

N/A

APPL-NO:

JP08100282

APPL-DATE: April 22, 1996

INT-CL (IPC): H01L029/78, H01L021/336, H01L021/265

ABSTRACT:

PROBLEM TO BE SOLVED: To reduce the junction capacitance between a source-drain layer and substrate by forming a photo resist pattern to be a mask for a large- inclination angle ion implantation and implanting ions, using a gate electrode and photo resist pattern as a high-angle ion implanting mask.

SOLUTION: An As ion implanting 16 is applied to a semiconductor substrate 11 to form an As ion layer 17, a largeinclination angle B ion implanting 18 is applied from the source and drain sides to form a B

ion-implanted layer 32 which is formed only near a part of the substrate 11 below the side wall of a gate electrode part 2 since a photoresist pattern 31 and gate electrode part 2 form a mask for the large-inclination angle ion implanting 18. When a pocket diffused layer 32a is formed with a p-type impurity of B ions, an S region adjacent to the pocket diffused layer 32a and S adjacent to the substrate are formed at the junction of the source-drain layer 22a. The diffused detect 32 has a higher concn. than that of the substrate 11 and the junction capacitance can be reduced.

COPYRIGHT: (C) 1997, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-289315

(43)公開日 平成9年(1997)11月4日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所
H01L 29/7	8		H01L	29/78	3011	P
21/3	36			21/265	•	V
21/2	65				j	_
				29/78	3013	3
					3011	L
			審査請求	未請求	請求項の数 2	OL (全 5 頁)
(21)出願番号	特願平8-100282		(71)出願人	0000021	85	
				ソニー#	株式会社	
(22)出願日	平成8年(1996)4月	122日		東京都品	品川区北品川 6]	「目7番35号
			(72)発明者	ト 松本 リ	化市	
				東京都品 一株式会		「目7番35号 ソニ


(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】

【課題】 ポケット拡散層を形成することによるソース ドレインと半導体基板間の接合容量増加を軽減する半 導体装置の製造方法を提供する。

【解決手段】 ゲート電極部2を形成し、ゲート電極部2に隣接した、大傾角イオン注入時のイオン注入マスクとするフォトレジストパターン31を形成し、ゲート電極2とフォトレジストパターン31とを大傾角イオン注入時のマスクとして、大傾角イオン注入18を行い、ポケット拡散層32aを形成する。

【効果】 高速化、低消費電力化した半導体装置の作製が可能となる。





1

【特許請求の範囲】

【請求項1】 大傾角イオン注入によりパンチスルー防 止用拡散層を形成する工程を有する半導体装置の製造方 法において

ゲート酸化膜、ゲート電極およびゲート電極上の絶縁膜 から成るゲート電極部を形成する工程と、

前記ゲート電極部に隣接した、前記大傾角イオン注入時 のイオン注入マスクとするフォトレジストパターンを形 成する工程と、

前記ゲート電極部と前記フォトレジストパターンを、前 10 記大傾角イオン注入時のイオン注入マスクとしてイオン 注入する工程とを有することを特徴とする半導体装置の 製造方法。

【請求項2】 前記ゲート電極部側壁と前記フォトレジ ストパターン側壁間の間隔しと、前記フォトレジストパ ターンの高さHと、大傾角イオン注入の注入角度θとの 関係を、L与H×tan θ としたことを特徴とする、請 求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方 法に関し、さらに詳しくは、MOSトランジスタのソー ス・ドレイン層の接合容量を低減した半導体装置の製造 方法に関する。

[0002]

【従来の技術】近年、MOSトランジスタの半導体装置 は益々微細化が進み、MOSトランジスタのゲート電極 長はハーフミクロン以下となってきている。このゲート 電極長がハーフミクロン以下となってくると、所謂ショ ートチャネル効果が発生し、種々の特性上の問題が起こ る。このショートチャネル効果の一つとして、ゲート電 極長が短くなるにつれて、しきい値電圧VTHが低下する 問題である。このショートチャネル効果によるしきい値 電圧VτΗのゲート電極長依存性を抑える方法として、大 傾角イオン注入によるパンチスルー防止用拡散層、所謂 ポケット拡散層を形成する方法がある。このポケット拡 散層形成のための、大傾角イオン注入の角度、イオン注 入エネルギー、ドーズ量を最適化することで、ゲート電 極長がより短い範囲までしきい値電圧VtHのゲート電極 長依存性のほとんど無いMOSトランジスタが形成でき る。因みに、ポケット拡散層のドーズ量だけで見ると、 ドーズ量を増加させるとしきい値電圧Vтнのゲート電極 長依存性のほとんど無い範囲が広がり、あまりドーズ量 を多くすると、ゲート電極長が短くなるほどしきい値電 圧VTHが大きくなり、しきい値電圧VTHのゲート電極長 依存性のほとんど無い範囲が逆に狭くなる。

【0003】上記のポケット拡散層を用いたしきい値電 圧VTHのゲート電極長依存性を抑える方法による、従来 の半導体装置の製造方法を図2を参照して説明する。ま ず、図2(a)に示すように、素子分離領域のLOCO 50 の接合容量増加を軽減する半導体装置の製造方法を提供

S(Local Oxidation of Sili con)膜12、N型MOSトランジスタ部1等の素子 部のPウェルやNウェル(図示省略)を形成した半導体 基板11にゲート酸化膜13を形成する。その後ゲート 電極14となるポリシリコン膜14aとタングステンシ リサイド膜14bおよびゲート電極14上の絶縁膜15 と堆積し、これら絶縁膜15、タングステンシリサイド 膜14b、ポリシリコン膜14aおよび酸化膜13をパ ターニングして、ゲート電極部2を形成する。

2

【0004】次に、半導体基板11面に対してほぼ垂直 な角度で、Asイオン注入16をソース・ドレイン部3 に行い、後述するLDD層17aとなるAsイオン注入 層17を形成する。続いて、ゲート電極部2の左右、即 ちソース・ドレイン部3のソース側やドレイン側より、 半導体基板11面の垂直方向より約30度程傾けた注入 角度を持つ、Bイオンによる大傾角イオン注入18を行 い、後述するポケット拡散層19aとなるBイオン注入 層19を形成する。

【0005】次に、図2(b)に示すように、CVD法 20 によりCVD酸化膜を堆積し、その後異方性プラズマエ ッチングによるCVD酸化膜のエッチバックをしてゲー ト電極部2の側壁部にサイドウォール酸化膜20を形成 する。その後、Asイオンを用い、半導体基板11面に 対してほぼ垂直のAsイオン注入21を行い、ソース・ ドレイン部3に、後述するソース・ドレイン層22aと なるAsイオン注入層22を形成する。

【0006】次に、上記の各イオン注入層の活性化を行 うため、RTA (Rapid Thermal Ann ealing)法を用いた熱処理を行う。この熱処理 後、上記の各イオン注入層は図2(c)に示すような層 構造、即ちAsイオンのN型不純物によるLDD層16 a部を持つソース・ドレイン層22aと、このソース・ ドレイン層22aを取り囲むBイオンのP型不純物にる パンチスルー防止用拡散層、所謂ポケット拡散層19a が形成される。この後は、図面を省略するが、層間絶縁 膜の堆積、コンタクトホールの形成、電極配線形成、パ ッシベーション膜堆積、パッド部窓明け等を行って、半 導体装置を作製する。

【0007】しかし、上記のような製造方法で作製され たN型MOSトランジスタは、ソース・ドレイン層21 aと半導体基板11間に半導体基板11の不純物濃度よ り高濃度のポケット拡散層23が挿入されるので、ソー ス・ドレイン層22と半導体基板11間の接合容量が増 加するという問題が起こる。

[0008]

【発明が解決しようとする課題】本発明は、上述した半 導体装置の製造方法における問題点を解決することをそ の目的とする。即ち本発明の課題は、ポケット拡散層を 形成することによるソース・ドレイン層と半導体基板間 3

することを目的とする。

[0009]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、上述の課題を解決するために提案するもので あり、大傾角イオン注入によりパンチスルー防止用拡散 層を形成する工程を有する半導体装置の製造方法におい て、ゲート酸化膜、ゲート電極およびゲート電極上の絶 縁膜から成るゲート電極部を形成する工程と、ゲート電 極部に隣接した、大傾角イオン注入時のイオン注入マス クとするフォトレジストパターンを形成する工程と、ゲー10 ート電極部とフォトレジストパターンを、大傾角イオン 注入時のイオン注入マスクとしてイオン注入する工程と を有することを特徴とするものである。

【0010】本発明によれば、大傾角イオン注入法によ るポケット拡散層をゲート電板部とフォトレジストパタ ーンとによるイオン注入のマスク効果を利用して、パン チスルー防止用拡散層、所謂ポケット拡散層がLDD層 と高濃度のソース・ドレイン層とで成るソースとドレイ ンの対向する部分のみを取り囲むように形成すること で、ショートチャネル効果によるしきい値電圧低減抑止 20 の従来効果を保持しながら、ソース・ドレイン層領域内 にポケット拡散層が形成されない領域を持たせることが できる。従って、ソース・ドレイン層と半導体基板間の 接合容量増加を軽減させることが可能となる。

[0011]

【実施例】以下、本発明の具体的実施例につき、添付図 面を参照して説明する。なお従来技術の説明で参照した 図2中の構成部分と同様の構成部分には、同一の参照符 号を付すものとする。

【0012】本実施例は半導体装置の製造方法に本発明 30 を適用した例であり、これを図1を参照して説明する。 まず、図1(a)に示すように、素子分離領域のLOC OS酸化膜12、N型MOSトランジスタ部1a、1b 等の半導体装置の素子部のPウェールやNウェール(図 示省略)を形成した半導体基板11に膜厚約10nmの ゲート酸化膜13を形成する。その後ゲート電極14と する、例えば膜厚約100nmのポリシリコン膜14a と膜厚約100nmのタングステンシリサイド膜14b とを堆積し、更にその後、ゲート電極14上の絶縁膜と して、例えばCVD法によるCVD酸化膜15を膜厚約 40 300 n m程堆積する。

【0013】次に、フォトリソグラフィ技術を用いて上 記のCVD酸化膜15、タングステンシリサイド膜14 b、ポリシリコン膜14aおよびゲート酸化膜13をパ ターニングして、ゲート電極部2を形成する。その後、 フォトレジストを塗布し、このフォトレジストをパター ニングし、後述するポケット拡散層32aを形成するた めの大傾角イオン注入用マスクとするフォトレジストパ ターン31を形成する。このフォトレジストパターン3 1は、フォトレジストパターン31側壁がゲート電極部 50 8a部を持つソース・ドレイン層22aの接合部には、

4

2側壁より距離しだけ離すように形成されており、この 距離しとフォトレジストパターン31の高さHと大傾角 イオン注入の注入角度 θ の間に次式が成り † つようにす

L≒H×tanθ

なお、上式のより正確な近似式は次式となる。

L-w≒H×tanθ

ここで、wは後述するサイドウォール酸化膜55底部の 幅である。なおここで、注入角度θとしては、より短い ゲート電極長までショートチャネル効果によるしきい値 電圧VTHのゲート電極長依存性をほぼ一定に抑えるポケ ット拡散層形成の最適イオン注入条件より得られる注入 角度とするのが通常である。従って、上記の式より明ら かなように、フォトレジストパターン31の高さ日、即 ちフォトレジストの塗布膜厚が厚くなるほど、フォトレ ジストパターン31側壁とゲート電極部2側壁間の距離 Lは長くする必要がある。

【0014】次に、Asイオンを用い、イオン注入エネ ルギーは約25keV、ドーズ量は約5E13/cm² とし、半導体基板11に対してほぼ垂直のAsイオン注 入16を行い、後述するLDD層17aとなるAsイオ ン注入層17を形成する。その後、Bイオンを用い、エ ネルギーは約30keV、ドーズ量は約5E12/cm 2 とし、大傾角イオン注入18を、例えばイオン注入角 度約45°と約-45°としてソース側とドレイン側よ り行い、Bイオン注入層32を形成する。このBイオン 注入層32は、図1(a)に示す如く、フォトレジスト パターン31とゲート電極部2が大傾角イオン注入18 のマスクとなるため、ゲート電極部2側壁下の半導体基 板11部近傍にのみ形成される。

【0015】次に、図1(b)に示すように、フォトレ ジストパターン31を除去した後、従来例と同様にして CVD法によるCVD酸化膜を膜厚約200 nm程堆積 し、その後異方性プラズマエッチングによりCVD酸化 膜をエッチバックする。これにより、ゲート電極部2側 壁にサイドウォール酸化膜20が形成される。その後A sイオンを用い、イオン注入エネルギーは約30ke V、ドーズ量は5E15/cm² とし、半導体基板11 に対してほぼ垂直のAsイオン注入21を行い、Asイ オン注入層22を形成する。

【0016】次に、上記の各イオン注入層の活性化を行 うため、RTA (Rapid Thermal Ann eal) 法を用いた熱処理を、約1000°Cで20s ec程度行う。この熱処理後、イオン注入層は図1 (c) に示すような層構造、即ちAsイオンのN型不純 物によるLDD層18a部を持つソース・ドレイン層2 1が形成され、BイオンのP型不純物によるパンチスル 一防止用拡散層、所謂ポケット拡散層32aが形成され る。この熱処理後、図1(c)に示す如く、LDD層1

5

ポケット拡散層32aと接するS: 領域部と、半導体基板11と直接に接するS: 領域部とができる。ポケット拡散層32a部の濃度は半導体基板11の濃度より高いので、S: 領域部の単位面積当たりの接合容量は、S: 領域部の単位面積当たりの接合容量より大きくなる。従って、ポケット拡散層32aを用いたN型MOSトランジスタ1のソース・ドレイン層22aの接合容量は、従来のMOSトランジスタ1のソース・ドレイン層22a(図2参照)に比較して減少する。

【0017】この後は、図面を省略するが、層間絶縁膜 10 の堆積、コンタクトホールの形成、電極配線形成、パッシベーション膜堆積、パッド部窓明け等を行って、半導体装置を作製する。

【0019】上記のようにしてN型MOSトランジスタを製作によれば、半導体基板11部の不純物濃度より大きな濃度であるポケット拡散層41を、ソース・ドレイン部3のソースとドレインとが対向する部分にのみ形成するため、ソース・ドレイン層22と半導体基板11間の接合容量が低減される。従って、半導体装置の高速化と低消費電力化が可能となる。

【0020】なお、上述した半導体装置の製造方法はN型MOSトランジスタの形成に関して説明したが、P型MOSトランジスタの形成に対しても、イオン注入時の不純物を変えることでP型MOSトランジスタが形成でき、N型とP型MOSトランジスタとが同時形成されるCMOS半導体装置の形成には上述したN型 MOSトランジスタの製造工程にP型MOSトランジスタの形成工程を随時追加すれば、CMOS半導体装置が形成できる

【0021】以上、本発明を実施例により説明したが、 本発明はこの実施例に何ら限定されるものではない。例 えば、ゲート電極として、ポリシリコ膜とタングステンシリサイド膜のポリサイド電極を用いたが、その他の高融点金属を用いたポリサイド膜や高融点金属のシリサイド膜、ポリシリコン膜等を用いたゲート電極としてもよい。その他、本発明の技術的思想の範囲内で、プロセス

6

[0022]

【発明の効果】以上の説明から明らかなように、ポケット拡散層を形成したMOSトランジスタのソース・ドレイン層と半導体基板間の接合容量低減が可能となり、従って高速化、低消費電力化した半導体装置の作製が可能となる。

【図面の簡単な説明】

条件は適宜変更が可能である。

【図1】本発明を適用した実施例1の工程を工程順に説明するための、ゲート電極長の異なるN型MOSトランジスタの概略断面図で、(a)はフォトレジストパターンをマスクとして大傾角イオン注入によるポケット拡散層を形成するためのBイオン注入層を形成した状態、


(b)はサイドウォール酸化膜を形成し、その後ソース・ドレイン層を形成した状態、(c)は各イオン注入層のイオン活性化のための熱処理をした状態である。


【図2】従来例の工程を工程順に説明するための、N型MOSトランジスタの概略断面図で、(a)は大傾角イオン注入によるポケット拡散層を形成するためのBイオン注入層を形成した状態、(b)はサイドウォール酸化膜を形成し、その後ソース・ドレイン層を形成した状態、(c)は各イオン注入層のイオン活性化のための熱処理をした状態である。

【符号の説明】


30 1…N型MOSトランジスタ部、2…ゲート電極部、1 1…半導体基板、12…LOCOS膜、13…ゲート酸 化膜、14…ゲート電極、14a…ポリシリコン膜、1 4b…タングステンシリサイド膜、15…CVD酸化 膜、16…Asイオン注入、17…Asイオン注入層、 17a…LDD層、18…大傾角イオン注入、19…B イオン注入層、19a…ポケット拡散層、20…サイド ウォール酸化膜、21…Asイオン注入、22…Asイ オン注入層、22a…ソース・ドレイン層、31…フォ トレジストパターン、32…Bイオン注入層、32a… 40 ポケット拡散層


(a) N型MOSトランジスタ部 ガート電優部 2 16 Asイオン注入 3 14 15 18 大傾角イオン注入 14 15 17 13 32 11 11 32 ボロンイオン注入層 (b) 2 1 Asイオン注入














PAT-NO:

JP362163374A

DOCUMENT-IDENTIFIER: JP 62163374 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

July 20, 1987

INVENTOR-INFORMATION:

NAME

SASAKI, HAJIME

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO: JP61005563

APPL-DATE: January 14, 1986

INT-CL (IPC): H01L029/78, H01L021/265, H01L029/60

US-CL-CURRENT: 438/527

ABSTRACT:

PURPOSE: To obtain a semiconductor device enabling the formation of a second

conductivity type impurity diffusion region of high concentration which does

not contact with a p-pocket and realizing the simultaneous achievement of high

speed and control of a short channel effect, by forming a spacer on the side

wall of a gate electrode and by ion-implanting a second conductivity type

impurity for activation with these elements used as a mask, etc.

04/30/2003, EAST Version: 1.03.0002

CONSTITUTION: After a thin insulation film 23, a polycrystalline silicon film 25 and a conductive film 26 are formed in an insular region of a semiconductor layer 21 of a first conductivity type, a resist pattern is formed, and the periphery thereof is etched selectively to form a gate electrode 29 and an opening 28. Next, an impurity of a first conductivity type is doped through the opening 28 to form a pocket region 30 of high concentration. Then, the conductive film 26, the polycrystalline silicon film 25 and the insulation film 23 other than the gate electrode 29 are removed, and an impurity of a second conductivity type is doped with the gate electrode 29 and an element isolating region 22 used as a mask, so as to form two low concentration impurity diffusion regions 32. Subsequently, a spacer 33 is formed on the side wall of the gate electrode 29, and the impurity of the second conductivity type is doped with the gate electrode 29, the spacer 33 and the element isolating region 22 used as a mask, so as to form two high concentration impurity diffusion region 35.

COPYRIGHT: (C) 1987, JPO&Japio

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 163374

@Int Cl 4

識別記号

庁内整理番号

❸公開 昭和62年(1987) 7月20日

H 01 L 29/78 21/265 29/60

8422-5F 7738-5F

審査請求 未請求 発明の数 1 (全6頁)

②発明の名称 半導体装置の製造方法

②特 頤 昭61-5563

塑出 願 昭61(1986)1月14日

母 明 者 佐 々 木 元 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

②出願,人 株式会社東芝 川崎市幸区堀川町72番地

②代 理 人 弁理士 鈴江 武彦 外2名

明 細 4

1.発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 第1導電型の半導体層表面に選択的に累 子分離領域を形成する工程と、この案子分離領 城で分離された半導体府の島領域に渡い絶縁膜 を形成する工程と、この薄い絶縁膜上に多結晶 シリコン膜および導電性被膜を形成する工程と、 診被豚上のゲート電極予定部にレジストパター ンを形成する工程と、このレジストペターン周 辺の導質性被膜を過択的にエッチングし、更に 第出した多結晶シリコン膜をエッチングしてゲ 一ト電極を形成すると共に、 p ポケット形成用 開口部を形成する工程と、前記開口部を通して 第1導電型の不純物を前記半導体層にその表面 より深い領域にドーピングし、該半導体局より 高麗度のポケット領域を形成する工程と、前記 ゲート質核以外の導質性被膜を除去した後、不 嬰な斑い絶繰膜を除去してゲート絶練膜を形成

する工程と、前記かけ、 質しない ではない では、 前記から 2 準に 物を 2 準に がかり 2 を できる 2 準に がかり 2 を できる 2 準に がり 2 を できる 2 準に 2 を できる 2 準に 3 を できる 3 を

- (2) 導電性被膜がモリプデンからなることを 特徴とする特許請求の範囲第 1 項記収の半導体 装置の製造方法。
- (3) 導程性被膜がモリプデンシリサイドからなることを特徴とする特許請求の範囲第1項記憶の半導体装置の製造方法。
- (4) pポケット領域の保さが高級度不視物拡 敵領域の保さと同じか、それ以上であることを

特徴とする特許請求の範囲第1項記載の半導体 装置の製造方法。

3. 発明の詳細な説明

〔産葵上の利用分野〕

本発明は半導体装置の製造方法に関し、特にMOS型半導体装置の製造方法の改良に係る。

〔従来の技術〕

近年、MOS 型半導体集新回路においては高密度化、高速化が急速に進んでいる。かかる集積回路では、ゲート長の微細化がなされているが、それに伴なってショートチャンネル効果やプレークダウン電圧が問題となる。

領域 6 2 と n⁺ 型領域 9 1 とからなるドレイン領域 1 1 が夫々形成される。また n 型領域 6 1 , 6 1 の下層に p 型領域 (p ポケット領域) 1 2 1, 1 2 2 が残存される。ひきつづき、全面に白金膜を蒸煮し、熱処理を施して基板 1 の誤出した n⁺ 型領域 9 1 , 9 2 に白金シリサイド 簡 1 3 1, 1 3 2 を形成した後、未反応の白金膜を除去する(第 2 図 (b) 図示)。この後図示しないが、 常 はに従って CVD-SiO 2 膜(層間絶縁膜の パターニングを行なって MOS 製半導体装置を完成する。

上述した方法により製造された MOS 型半導体 装備にあっては、プレイクダウン 年圧を LDD 構造の n 型領域 6 2 により改善し、ショートチャンネル効果を n 型領域 6 1 , 6 2 の下層に付加 的に設けられた p ポケット領域 1 2 1 , 1 2 2 により改善できる。

[発明が解決しようとする問題点]

しかしながら、上記従来方法では次のような 問題点がある。 1の高領域に無限化験3を形成する。つづいて、 全面に不冲物ドープ多結晶シリコン膜を堆積し、 パターニングしてゲート関係4を形成した後、 酸ゲート関係4及びフィールド酸化膜2をマスクとしてp型不純物をイオン注入して島領域に p型領域51,52を形成し、更に同ゲート観 後4等をマスクとして島領域に診り型領域より 接合衆さが投い低速度のn型領域61,62を 形成する(第2図(a)図示)。

- (2) n⁺型領域 9₁ , 9₂ を形成する工程においては、該 n⁺型領域 9₁ , 9₁ とその前工程で形成した p ポケット領域となる p 型領域 5₁ , 5₂ の間の全体に亘って接合容趾が生じるのを防止するために、 n⁺型領域 9₁ , 9₂ の接合保さ (xj) を p 型領域 5₁ , 5₃ の接合保さ (xj)

より深くする必要がある。その結果、 n⁺型領域 g₁ , g₂ の接合梁さが深くなることに伴なり 横方向の拡散により n 型領域 6₁ , 6₂ の幅が 狭くなったり、場合によっては消滅する問題が 生じる。

本発明は、上記欠点を解決するためにななれたもので、ポケット領域と高濃度不純物拡散領域を制御性よく形成してその接合容量の発生を防止し、高速化を図ると同時に、微細化に伴なりショートチャンネル効果を抑制することが可能な MOS 型半導体集積回路等の半導体装置を製造し得る方法を提供しようとするものである。

上記半導体層とは、半導体器板叉は蓄板上に 直形もしくは絶縁層を介して形成された半導体 府、或いは絶縁器板上に形成された半導体層を 意味するものである。

上記事電性被膜としてはモリアデン膜、モリアテンシリサイド膜等を挙げることができる。 [作用]

上述した本発明によればかート電極伽壁にスペーサを形成し、これらをマスクとして第2導
体型不純物をイオン注入し、活性化することによって、pポケットと接触しない高雄度の第2

[問照点を解決するための手段]

本発明は第1週間型の半辺体層表面に選択的 に累子分離領域を形成する工程と、この舞子分 雅領域で分離された半導体層の島領域に薄い絶 緑膜を形成する工程と、多結晶シリコン膜を形 成し、全面にレジストペターン周辺の下地選択 エッチング性を有する導電性被膜を形成した後、 該 被 腹 上の ゲート દ 極 予 定 部 に レ ジスト パ ター ンを形成する工程と、このレジストパターン問 辺の導電性被膜及び多結晶シリコン膜を選択的 にエッチングしてかート電極を形成すると共に、 p ポケット形成用開口部を形成する工程と、こ の開口部を通して第1導電型の不純物を前記半 導体層にその表面より深い領域にドーピングし、 該半導体層より高濃度のポケット領域を形成す る工程と、前記ゲート電極以外の導電性被膜及 び多結晶シリコン膜を除去した後、不要な滌い 絶機脚を除去してゲート絶縁膜を形成する工程 と、前記ゲート電極及び紫子分離領域をマスク として第2導電型の不純物を前記島領域にドー

導體型不納物拡散領域を形成でき、既述の如く 高速化とショートチャンネル効果の抑制とを同 時に達成した半導体装置を得ることができる。 [発明の実施例]

まず、p型シリコが振放21表面により素子分離領域としてのつづい、熱酸化態22を選択的に形成した。のが22を選択的に形成した。 25の地質を施して、対象はは厚さとなる。 25の地域となる。 25の地域とは厚値を形成した。 25を倒しては、対象をはない。 26を対した。 26を対した

レジストパターン 2 7 を形成した。ひきつづき、CCL4 + O2(70%), 0.28 W/cm², 4 ps の条件でRIEを行なった。との時、同時(c) に示すようにレジストパターン 2 7 周辺の下地(モリアン版 2 6)のみエッチングされ、この所のが明したによった。とのがない、チングにより、トローンを開発したのがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーはないがでは、カーには、カー・エッチングで保野街、SemiconductorWorld、1983、10 に報告されている。

た低速度の n 型領域 3 2 1 , 3 2 2 を形成した (同図(e) 図示)。

次いで、全面に厚さ4000%程度の CVD-SiO, 膜を期積した後、RIE法によりSIO2膜をその膜 厚程度エッチングしてゲート質極29の側壁に 前 記 p ポケット 領 城 301 ,302 上方の 基 板 2 1 表面領域を獲りスペーサ 3 3 を形成した。 つづいて、ゲート監模29、スペーサ33及び フィールド酸化膜 2 2 をマスクとして n 型不純 物、例えば砒素を加速電圧 4 O keV、ドーズ最 5×10¹⁵ cm⁻² の条件でイォン注入し、活性化し て互に分雕された高盛度の n⁺型領域 3 5₁ , 3 5₂ を形成した。この工程により n 型領域 3 2 1 と n⁺型領域 3 5 1 とからなるソース領域 3 6、並 びに n 型領域 3 2 2 と n⁺ 型領域 3 5 2 とからな るドレイン領域31が夫々形成された。また、 本契旃例においては、n⁺型領域の活性化熱処理 の際にゲート賃貸29を構成する多結晶シリコ ン版 2 5′ とモリプテン膜 2 5′ が反応してモリプ デンシリサイド膜34が形成された。とれによ

レジストパターン 2 7 がボロンインプラのマスクとして作用し、前記開口部 2 8 から録出する島領域の表面より 0.2 5 μm に不純物濃度ピークをもつ p ポケット領域 3 0 1 , 3 0 2 が形成された。 こうしたイオン注入において、ポロンを熱酸化膜 2 3 を通して行なったが、 これはゲートで復以外の改存モリアテン膜 2 6 および多結品シリコン膜 2 5 を除去する際のマスクとするためである。

りモリプテンシリサイド膜 3 4 と多結晶シリコン膜 2 5'よりなるゲート 電極 2 3'が形成された (同図(t)図示)。

次いで、全面にリフロー用絶縁膜38を堆積し、平滑化のための900での熱処理を行ない、コンタクトホール39の開口、AL膜の蒸滞、パターニングによるソース、ドレイン取出しAL配線40、41を形成してnチャンネル MOS-ICを製造した(同図(g) 図示)。

破301 、302 を自己整合的に位置させることができる。したがって、ゲート電極29 側壁にスペーサ33を形成し、これらをマスクとしてn型不純物をイオン注入し、活性化することにより、pポケット301、302 と接触しない高濃度のn⁺型領域351、352を形成できるため、以下に示す効果を有する。

(1) pポケット301,302とn+型領域
351,352とが接触しないため、n+型領域
351,352とが接触しないため、n+型領域
351,352との間の接合容骸を考慮せずに、
該pポケット領域301,302の濃度を高く
できる。このため、高速化が阻害されることな
く、寸法の微細化に伴なりショートチャンネル
効果を可能なかぎり抑制できる。

(2) n⁺型領域 3 5 1 , 3 5 2 の深さを、 p ポケット領域 3 0 1 , 3 0 2 の深さに依存するととなく自由に選定できる。 このため、 n⁺型領域 3 5 1 , 3 5 2 の接合深さを没くでき、低張度 O n 型領域 3 2 1 , 3 2 2 の幅縮小や消滅を防止る診領域 3 2 1 , 3 2 2 の幅縮小や消滅を防止

コン、モリプテン、レジストと3層構造となっているため、突き抜けに対して強い構造を有している。

(7) ポリサイド概造のため従来の多結晶シリコンゲートの経験をそのまま生かせる。

なお、上記実施例ではpポケット領域の接合 突さをn[†]型領域より深くしたが、n 型領域と同 従さ、もしくはそれより後くしても差し支えな い。

上記寒施例ではスペーサをそのまま残存させて耐間絶除膜の一部として利用したが、簡問絶碌膜の堆积前にエッチング除去してもよい。スペーサは CVD-SiO2 の代りに SI3N4 等のケート電板材料に対して選択エッチング性を有するものを用いてもよい。

また、上記與施例においてはモリブデン膜を使用し、n⁺ 腐活性化の際にシリサイド化させたが、n⁻ 腐活性化の際または、n⁺ 腐, n⁻ 層両方の活性化の際にシリサイド化を行われてもかまわない。

てき、ひいてけ LDD 构造を確実に実現でき、それによるアレイクダウン電圧の向上化やインパクトアイオニセーションの機和等を達成できる。

- (3) pポケット形成のためのポロンインプラ において、残存した多結晶シリコン膜 2 5' およ びモリプテン膜 2 6' がマスクとなり、 蕎板 2 1 の島領域へのインプラダメージを防止できる。
- (4) 最終的に形成されたゲート 故極 2 9' が多結晶 シリコン膜 とモリプテンシリサイド版 3 4 (ポリサイド構造)より構成されているため、その抵抗値を低くでき、高速化が可能となる。
- (5) pポケット領域301,302を1+型領域351,351より深くすることによって、下方向への空乏層の回り込みに対するストッパとなるため、一層ショートチャンネル効果に対して強い構造を実現できる。
- (6) pポケット形成のためのポロンインプラにおいて、ゲート単極下部にチャネリングにより、ポロンイオンが突き抜け、 V_{TH} の制御性を悪くする場合があるが、本発明は、多結晶シリ

上記実施例においては、モリアデン膜を使用して、多結晶シリコンと反応させてモリアデンシリサイドを形成したが、モリアデンのかわりに最初から、モリアアンシリサイドを使用しても良い。この場合、多結晶シリコン膜の膜厚等は、モリアデンの場合と別に最適化が必要となる。

上記與椭例では、p-ポケットを中心として 説明を行ったが、pチャンネルトランジスタの 場合には、n-ポケットとなり、同様な工程で 作成する事ができる。

〔発明の効果〕


以上詳述した如く、本発明によれば、ポケット領域とソース,ドレイン領域を构成する高強度不純物拡散領域とを制御性よく形成してその接合容別の発生を防止し、高速化を図ると共にプレイクダウン電圧の向上、微細化に伴なうショートチャンネル効果の抑制を達成でき、型のでは高級程度、高速性、高信額性の MOS 型架積回路等の半導体装置を製造し得る方法を提供で


きる。


4. 図面の簡単な説明

第 1 図(a) ~ (g) は本発明の実施例におけるn チャンネル MOS - IC の製造工程を示す断面図、第 2 図(a), (b) は従来の同 MOS ~ IC の製造工程を示す断面図である。


出阶人代理人 弁理士 鈴 江 武 彦









頭 1 国







INTERNATIONAL SEARCH REPORT

Inter nal Application No PCT/US 00/17271

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L29/10 H01L21/265 According to International Patent Classification (IPC) or to both national classification and IPC			
According to International Patent Classification (IPC) or to both national classification and IPC			
According to International Patent Classification (IPC) or to both national classification and IPC			
B. FIELDS SEARCHED Minimum documentation searched (classification evolum followed by classification evoluming)			
Minimum documentation searched (classification system followed by classification symbols) IPC 7 H01L			
Documentation searched other than minimum documentation to the extent that such documents are included in the field	lds searched		
Electronic dala base consulted during the international search (name of data base and, where practical, search terms EPO-Interna)	used)		
Ero-Internal			
·			
C. DOCUMENTS CONSIDERED TO BE RELEVANT			
Category Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.		
PATENT ABSTRACTS OF JAPAN	1-6,8-13		
vol. 1998, no. 03, 27 February 1998 (1998-02-27)			
& JP 09 289315 A (SONY CORP), 4 November 1997 (1997-11-04)			
d abstract	7,14		
US 5 837 587 A (WEI CHE-CHIA) 17 November 1998 (1998-11-17)	1-3,5,6, 8-10,12,		
column 2, line 43 - line 53; figure 2	13		
EP 0 899 793 A (TEXAS INSTRUMENTS INC) 3 March 1999 (1999-03-03)	1-3,5,6, 8-10,12,		
column 4, line 13 -column 7, line 7; figures 1B-1C	13		
-/			
X Further documents are listed in the continuation of box C.	sted in annex.		
Special categories of cited documents : 'T* later document published after the	international filing date		
A* document defining the general state of the an which is not clied to understand the principle of considered to be of particular relevance.	with the application but		
E* earlier document but published on or after the international *X* document of particular relevance; the filter date.	he claimed invention		
L* document which may throw doubts on priority claim(s) or involve an inventive step when the	document is taken alone		
citation or other special reason (as specified) cannot be considered to involve all	n inventive step when the		
other means ments, such combination being ob			
P* document published prior to the international filing date but later than the priority date claimed the same pat	ent family		
Date of the actual completion of the international search Date of mailing of the international	search report		
19 January 2001 26/01/2001	26/01/2001		
Name and mailing address of the ISA European Patent Office. P.B. 5818 Patentlaan 2			
NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl. Fax: (+31-70) 340-3016 Nesso, S			

2

INTERNATIONAL SEARCH REPORT

...rormation on patent family members

Interi nai Application No
PCT/US 00/17271

Patent document cited in search report		Publication date	Patent family member(s)	Publication date	
JP	09289315	Α	04-11-1997	NONE	
US	5837587	A	17-11-1998	US 5894158 A US 6027979 A EP 0535917 A JP 5218324 A	13-04-1999 22-02-2000 07-04-1993 27-08-1993
EP	0899793	Α	03-03-1999	JP 11135791 A	21-05-1999
JP	62163374	Α	20-07-1987	NONE	
JP	06196492	Α	15-07-1994	NONE	
US	5639687	А	17-06-1997	US 5539249 A US 5378659 A EP 0638922 A JP 7130650 A	23-07-1996 03-01-1995 15-02-1995 19-05-1995

Form PCT/ISA/210 (patent family annex) (July 1992)

04/30/2003, EAST Version: 1.03.0002

INTERNATIONAL SEARCH REPORT

Inter. -nal Application No PCT/US 00/17271

		PC1/US 00/17271
	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Х	PATENT ABSTRACTS OF JAPAN vol. 012, no. 003 (E-570), 7 January 1988 (1988-01-07) -& JP 62 163374 A (TOSHIBA CORP), 20 July 1987 (1987-07-20) abstract	1-3,8-10
(PATENT ABSTRACTS OF JAPAN vol. 018, no. 545 (E-1617), 18 October 1994 (1994-10-18) & JP 06 196492 A (NIPPON STEEL CORP), 15 July 1994 (1994-07-15) abstract	1-3,6, 8-10,13
	US 5 639 687 A (RAMIAH CHANDRASEKARAM ET AL) 17 June 1997 (1997-06-17) column 3, line 34 - line 49; figure 3	7,14